

FEDERAL UNIVERSITY
OF SANTA CATARINA

Laboratório 7: Datapath + Controle

EEL5105 – Circuitos e Técnicas Digitais

Objetivos

- Entender a integração de um **Bloco Operacional** (**Datapath**) com um **Bloco de Controle** em **VHDL**


- Fazer um estudo de caso envolvendo o exemplo do **contador de 100 com *reset*, limite configurável da máxima contagem e *pause*** visto na aula de teoria

Introdução

Tarefa


Introdução

- **Projeto RTL**
  - **Primeiro passo**: **diagrama de estados de alto nível**
  - **Segundo passo**: criar **datapath**
  - **Terceiro passo**: conectar **datapath** ao **bloco de controle**
  - **Quarto passo**: projetar **bloco de controle**



Introdução

- **Projeto RTL**
  - **Datapath**: operações de alto nível (somas, registros, comparações, etc).
  - **Bloco de controle**: FSM que controla funcionamento geral do sistema.




Introdução

Tarefa

Tarefa

- Implementar o gerenciador para **contar até 100 com *reset*, limite configurável da máxima contagem e *pause*** visto na aula de teoria.



- Mapeamento de variáveis **(já incluídos em Usertop.vhd -- Moodle)**:
  - **m → SW(6..0)**
  - **c → KEY(1)**
  - **Rst → KEY(0)**
  - **r → LEDR(6..0)**


Tarefa

- **Passo 1**: Crie o projeto no **Quartus II**
  - Acessar **File -> New Project Wizard** e criar um projeto como feito na aula anterior.
    - Sugestão de nome do projeto: **Lab7**

- **Passo 2**: Baixe o arquivo **Usertop.vhd** do Moodle e inclua tal arquivo como entidade topo do seu projeto
  - Baixar e copiar o arquivo para pasta do projeto
  - Com o arquivo aberto no Quartus, utilizar **Project -> Set as top level entity** para definir tal arquivo como topo

Tarefa

- **Passo 3**: Crie um arquivo **Datapath.vhd** e implemente o **bloco operacional** (**datapath**) apresentado abaixo em tal arquivo
  - **Tal bloco pode ser implementado de forma bem simples (ver próx. slide)**



Tarefa

```
library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

entity Datapath is port (
   m: in std_logic_vector(6 downto 0);
   r: out std_logic_vector(6 downto 0);
   clock, Tw, Tc: in std_logic;
   Tm: out std_logic);
end Datapath;

architecture arqdtp of Datapath is
    signal tot: std_logic_vector(6 downto 0);
begin
     -- Registrador e Somador:
     process(clock,Tc,Tw)
     begin
         if (Tc = '1') then
               tot <= "0000000";
        elsif (clock'event AND clock = '1') then
               if (Tw = '1') then
                    tot <= tot + 1;
               end if;
         end if;
     end process;
    r <= tot;
     -- Comparador:
     Tm <= '1' when (tot < m) else
           '0';
end arqdtp;
```

Necessários para:

`tot + 1`

`tot < m`


Tarefa

- **Passo 4**: Crie um arquivo **Controle.vhd** e implemente o **bloco de controle** cujo diagrama de estados de alto nível é apresentado abaixo.
  - **Atenção:** diagrama de alto nível deve ser convertido em baixo nível antes da implementação, como visto na teoria
  - Usar a seguinte declaração de entidade:

```
entity Controle is port (
      c, Tm, clock, reset: in std_logic;
     Tc, Tw: out std_logic);
end Controle;
```

  - Note que o diagrama de alto nível a ser implementado é diferente do visto na teoria devido ao fato que **KEY(1)** é usado como **c**
  - Usar **KEY(0)** como reset da máquina.


Diagrama de estados do controlador



Tarefa


- **Passo 5**: Inclua **Datapath** e **Controle** como **componentes** em **Usertop.vhd** e faça as conexões apropriadas de tais blocos

- Para que a contagem seja feita no *datapath* com uma frequência de **1Hz** o aluno deverá inserir o **CLK_1Hz** na entrada de relógio.



Tarefa

- **Passo 5:** Aqui é apresentada a Interface com a placa DE2 de **Usertop.vhd**



Tarefa

- **Passo 6**: **Compile** o projeto e **analise os erros** (caso ocorram).

- Quando não mais houver erros de compilação, visualizar o diagrama de estados gerado pelo **Quartus** em **Tools-> Netlist Viewers-> State Machine Viewer.**

Tarefa

Passo 7: Fazer a emulação na placa DE2 de sua implementação usando o **emulador on-line**.

Com as devidas adaptações feitas nos arquivos abra o emulador https://fpgaemu.sites.ufsc.br/login e faça ***UPLOAD*** dos arquivos VHDL que deseja utilizar na emulação. Defina *Usertop.vhd* como topo da hierarquia usando o botão ***SET TOP LEVEL*** e compile. Em seguida, inicie a emulação e verifique o funcionamento.